時間:2009-03-25 13:28:49來源:yangliu
圖1 基于DSP的圖像反饋機器人視覺伺服結(jié)構(gòu)圖[/align]
2.1 WTC6201PA板簡介
本文選用了聞亭公司的WTC6201PA板,其板上硬件組成如圖2所示。
[align=center]
圖2 WTC6201PA板硬件組成[/align]
WTC6201PA板屬于EVM板中的一種,它采用了TI公司的DSP器件TMS320C6201芯片。TMS320C6201芯片的最高時鐘頻率為200MHZ,每個時鐘周期最多可以執(zhí)行8條指令,從而實現(xiàn)16000MIPS的定點運算能力,它具有如下主要特點:
· 采用了修正的哈佛總線結(jié)構(gòu),獨立的程序總線、數(shù)據(jù)總線和DMA總線使得取指、讀寫數(shù)據(jù)和DMA操作可以并行。
· 采用流水線處理,使兩個或多個不同的操作可以重疊執(zhí)行,提高了程序執(zhí)行速度。
· 具有高性能的外部存儲器擴展接口EMIF,可以直接與同步突發(fā)靜態(tài)存儲器SBSRAM、同步動態(tài)存儲器SDRAM連接,用于大容量、高速存儲;還包括直接異步存儲器接口,可與靜態(tài)存儲器SRAM、只讀存儲器EPROM連接,用于小容量的數(shù)據(jù)存儲和程序存儲;芯片內(nèi)部集成的64K程序存儲器可配置成CASHE,以提高程序執(zhí)行效率。
· 16位主機口能夠和其它CPU的存儲區(qū)以及外圍電路進行通信。且多通道DMA控制器可在沒有CPU參與的情況下完成映射存儲空間中的數(shù)據(jù)搬移,從而減輕CPU的工作量。
同時板上配置了高速同步存儲器SBSRAM(128K×32Bit)和SDRAM(4M×32bit),兩路A/D轉(zhuǎn)換器,大容量的FPGA器件和外部I/O接口,板上還提供了一個McBSP接口,兼容5V TTL電平,方便用戶與外部系統(tǒng)通信。WT6201PA板滿足PCI Local Bus Revision 2.1 協(xié)議,主機可訪問DSP的所有資源,用戶可通過主機加載程序。WTC6201PA板提供了Win98和NT下的驅(qū)動軟件及DSP的應用軟件(APIs),利用這個硬件平臺和底層軟件庫,用戶可以很容易的進行軟件開發(fā)。
2.2 系統(tǒng)硬件實現(xiàn)
我們選用了WTC6201PA板上的TMS320C6201芯片、FPGA、SBSRAM、SDRAM、雙口RAM、PCI總線、JTAG接口等硬件資源作為視覺圖像處理單元,和PC主控機、圖像采集卡、CCD攝像機和機器人控制系統(tǒng)組成系統(tǒng),原理框圖如圖3所示。
[align=center]
圖3 系統(tǒng)原理框圖[/align]
系統(tǒng)工作過程如下:
CCD攝像機輸出標準制式的全電視信號,其中包含著圖像信號、復合同步信號、行、場消隱信號、槽脈沖和前后均衡脈沖等七種信號。本系統(tǒng)采用了北京大恒公司的DH-PCI-H圖像采集卡來實現(xiàn)視頻信號的預處理。CCD攝像機將視頻數(shù)據(jù)輸入到圖像采集卡,圖像采集卡按照設定的窗口位置、大小和方式采集視頻數(shù)據(jù),采集的數(shù)據(jù)存儲在計算機的內(nèi)存中。圖像傳輸由圖像卡控制的,無需CPU參與,圖像傳輸速度可達40MB/S。
設置圖像采集卡的采集方式是25幀/s連續(xù)采集,則采集一幀的時間為40ms,每一幀圖像由奇偶兩場組成,場頻為50HZ,即一場掃描時間為20ms。圖像采集大小為512×512像素,量化為8bit,256灰度級,則一幀圖像的數(shù)據(jù)量為512×512×8bit=256KB。圖像數(shù)據(jù)存儲方式為隔行存放,即奇、偶場的圖像數(shù)據(jù)交叉存放,組成一幀完整圖像函數(shù)。
C6201由BOOTMODE[4:0]設置芯片的自舉方式,加載過程采用主機(HPI)引導方式。外部主機通過主機口初始化CPU的存儲空間,主機完成所有的初始化后,將主機口控制寄存器中的DSPINT位設置為1,結(jié)束引導過程。CPU退出復位狀態(tài),開始執(zhí)行地址0處的指令。
系統(tǒng)上電后,主機經(jīng)HPI口對系統(tǒng)初始化,主要完成對各寄存器的設置,包括EMIF、中斷、DMA等相關的寄存器初始化操作等。主機向HPI控制寄存器的DSPINT位寫1觸發(fā)DSP運行,系統(tǒng)進入等待狀態(tài)。CCD攝像機實時采集圖像,經(jīng)圖像采集卡處理后存儲到主機內(nèi)存。PC機內(nèi)存緩沖區(qū)一幀存滿,向DSP發(fā)中斷信號,DSP應答后,通過PCI總線將圖像數(shù)據(jù)從主機內(nèi)存經(jīng)HPI口傳輸?shù)絎TC6201PA板片外SDRAM。DSP控制波門范圍內(nèi)圖像數(shù)據(jù)以DMA方式傳輸?shù)絻?nèi)部數(shù)據(jù)存儲器。由于DSP為指令結(jié)構(gòu)處理芯片,具有可編程性好、可以處理大量復雜指令(由程序RAM地址空間的大小決定)等優(yōu)點,但相對FPGA而言其處理速度比較慢;而FPGA為可編程邏輯器件,具有很強的細粒度并行處理和多級流水線處理能力,但其內(nèi)部有限的邏輯資源使之不適合實現(xiàn)復雜邏輯運算。因此我們采用FPGA作為協(xié)處理器來完成底層操作,再由DSP完成高層操作,兩種操作可以采用流水線的方式并行運行,共同完成高速圖像處理。從FPGA到DSP之間的圖像數(shù)據(jù)傳輸使用雙端口RAM。處理完一幀圖像后,DSP向主機發(fā)信息,主機應答后,將圖像處理結(jié)果經(jīng)PCI總線傳輸至PC機內(nèi)存,PC機再將位置偏差數(shù)據(jù)信號送至伺服控制系統(tǒng),完成伺服任務。
3 圖像雅可比矩陣
對于圖像反饋機器人視覺伺服系統(tǒng)控制機構(gòu),圖像雅可比矩陣是很關鍵的,它描述了機器人空間中的運動與圖像特征空間中的運動之間的關系:

標簽:
上一篇:基于雙計算機的仿人機器人的...
傳動網(wǎng)版權(quán)與免責聲明:凡本網(wǎng)注明[來源:傳動網(wǎng)]的所有文字、圖片、音視和視頻文件,版權(quán)均為傳動網(wǎng)(connectcrack.com)獨家所有。如需轉(zhuǎn)載請與0755-82949061聯(lián)系。任何媒體、網(wǎng)站或個人轉(zhuǎn)載使用時須注明來源“傳動網(wǎng)”,違反者本網(wǎng)將追究其法律責任。
本網(wǎng)轉(zhuǎn)載并注明其他來源的稿件,均來自互聯(lián)網(wǎng)或業(yè)內(nèi)投稿人士,版權(quán)屬于原版權(quán)人。轉(zhuǎn)載請保留稿件來源及作者,禁止擅自篡改,違者自負版權(quán)法律責任。
產(chǎn)品新聞
更多>2025-11-07
2025-10-31
2025-10-22
2025-10-17
2025-10-11
2025-10-09