摘 要：本文介紹了基于CompactPCI總線數(shù)字隔離I/O（Input/Output）模塊的實現(xiàn)。通過硬件和驅(qū)動的設計，該模塊可以實現(xiàn)數(shù)字信號傳輸和隔離的作用，在內(nèi)場測試系統(tǒng)中起到了實際的作用。 關(guān)鍵詞：輸入/輸出 PLX9030 隔離 驅(qū)動 1 引言 　　1PCI總線一個重要的特點是其具有極高的數(shù)據(jù)傳輸速度，是新一代微機的標準總線，但是PCI的金手指插卡方式不能滿足工業(yè)的高機械強度要求。CompactPCI規(guī)范是由PICMG制定的，在電氣、邏輯和軟件功能方面與PCI標準完全兼容（PCI規(guī)范請詳見參考文獻1），它制定了機械結(jié)構(gòu)上更加堅固耐用的PCI版本，用于工業(yè)和嵌入式應用，是一種新的開放的工業(yè)計算機標準。本文介紹的基于CompactPCI總線的數(shù)字隔離I/O模塊是應用于對抗震性能要求較高的內(nèi)場測試系統(tǒng)上。 2 CompactPCI總線接口的設計 　　目前CompactPCI接口卡的設計一般有兩種方法，第一種是基于將PCI接口完全集成到ASIC中，這樣做的好處是集成度高，量產(chǎn)的生產(chǎn)成本低，直接用成熟的核。另一種方法可以根據(jù)CompactPCI協(xié)議在FPGA中實現(xiàn)CompactPCI總線接口控制器，但是由于CompactPCI總線協(xié)議自身的復雜性，要想在短期內(nèi)做到操作穩(wěn)定，難度很大。綜合項目需求、成本、開發(fā)難易及后續(xù)開發(fā)等幾個問題考慮，選擇了PLX9030芯片作為設計基于CompactPCI總線的接口芯片。 [align=center] 圖1 PLX9030控制原理示意圖[/align] 　　2.1 PLX9030實現(xiàn)CompactPCI總線接口設計 　　如圖2所示，設計主要由三個功能部分組成：一個是PLX9030與CompactPCI總線的接口控制邏輯，一個是它與局部總線的接口控制邏輯，還有一個即是與CompactPCI配置存儲器串行EEPROM的接口控制邏輯。 [align=center] 圖2 PLX9030實現(xiàn)CompactPCI總線接口控制[/align] 　　PLX9030接口控制芯片把CompactPCI總線和局域總線連接起來，把所有的CompactPCI接口信號做在芯片內(nèi)部。本模塊局域總線控制單元，用于輸入輸出選通控制，應用簡單譯碼、瑣存和緩沖，最終實現(xiàn)可分別一一控制的16位數(shù)據(jù)輸入和16位數(shù)據(jù)輸出，控制原理比較簡單，為了節(jié)約板卡空間，用CPLD7128完成。設計方法請詳見參考文獻3。CompactPCI配置存儲器串行EEPROM的接口控制邏輯是設計中的重點。 　　2.2 配置寄存器 　　PCI規(guī)范規(guī)定任何PCI設備必須實現(xiàn)一定數(shù)目的配置寄存器，以提供必要的配置信息。 9030對應的串行EEPROM容量需大于2Kbit（128words ＊16bit），并且需要有地址自增功能，在該課題中選用了93LC66芯片。PLX9030提供了與串行 EEPROM管腳—一對應的接口，只需對應連接即可，如圖2。需要配置的寄存器請詳見參考文獻2。 　　上電過程中，PLX9030的內(nèi)部寄存器由PCI BUS的RST#信號復位，并給出響應信號RETRY，在LOCAL BUS上輸出LRESET#信號，檢查串行EEPROM是否存在。如果安裝了EEPROM，PLX9030開始讀串行EEPROM，若讀出的第一個字非FFFFH，則PLX9030繼續(xù)讀操作，PLX9030用EEPROM中的值來配置片內(nèi)的寄存器，否則認為EEPROM無效使用缺省值。對PLX9030來講，EEPROM的前四個字節(jié)應該是30H、90H、B5H、10H,其中9030H為設備號，10B5H為廠商號。則PLX930用EEPROM中的值來配置片內(nèi)的寄存器，否則使用缺省值。 3 模塊隔離電路的設計 　　隔離是指使用變壓器、光電或電容耦合等方法在被測系統(tǒng)與測試系統(tǒng)之間傳遞信號，避免了直接的電氣或物理連接。光電耦合器以光電轉(zhuǎn)換原理傳輸信息，它不僅使信息發(fā)出端（一次側(cè)）與信息接收端（二次側(cè)）是電絕緣的，從而對地電位差干擾有很強的抑制能力，而且有很強的抑制電磁干擾的能力，且速度高，價格低，接口簡單，因而得到廣泛的應用。 　　光電耦合器的一次側(cè)都是發(fā)光二極管，但是二次側(cè)有很多種結(jié)構(gòu)，如光敏二極管、光敏晶體等，本卡選用光電耦合器的是高速CMOS型的,傳輸率可達10MHZ，型號為HCPL2630,原理說明請詳見參考文獻4。它的一次側(cè)與二次側(cè)的延遲時間只有28 ns,因此速度遠遠超過普通光電三極管型的光電隔離管。內(nèi)部結(jié)構(gòu)原理圖如3。加裝光電隔離電路的方法如圖4。 [align=center] 圖3 HCPL2630內(nèi)部原理[/align] [align=center] 圖4 光電耦合器的連接圖[/align] 　　由于光電耦合器的前端是發(fā)光二極管，最大電流不能超過15mA，因此一定要加上限流電阻R。限流電阻R的阻值的大小，對光電耦合器的性能影響很大。R過大，會導致脈沖邊緣延遲較大，R過太小，又很容易使光電耦合器前端發(fā)光二極管損壞而縮短光耦壽命。因此需要經(jīng)過多次反復的實踐才能最后確定。由于器件有個體的差異，在調(diào)試過程中，也遇到個別的光電耦合器在運行一段時間后才發(fā)現(xiàn)驅(qū)動能力不夠，需要減小限流電阻、增大電流才能使發(fā)光二極管可靠導通的情況。 　　光電耦合器輸入端和輸出端供電要使用不同電源，于是在板卡上應用了DC5V—DC5V電源隔離模塊，自帶∏型濾波器，在增加少量的外加電路后能達到很小的輸出紋波。 4 模塊的硬件原理 　　如圖5，當數(shù)字信號從CompactPCI的J2連接器輸入到數(shù)字隔離I/O模塊時，首先經(jīng)過了光耦隔離器，保證了外部的信號不對板上其他信號造成電壓沖擊;當總線發(fā)出讀操作命令時，PLX9030、CPLD接收了讀操作命令，相應的控制位把隔離后的信號送給CompactPCI總線。 [align=center] 圖5 數(shù)字隔離I/O模塊硬件原理[/align] 　　當數(shù)字信號從CompactPCI總線向局部總線輸出時，首先通過PLX9030把相應的控制位和數(shù)據(jù)送到CPLD中，CPLD接受了命令后，把相應的數(shù)據(jù)經(jīng)光耦隔離器及驅(qū)動器送出。 外部設備可以通過CompactPCI J2自定義針腳根據(jù)需要進行控制。 5 WinDriver開發(fā)設備驅(qū)動程序 　　（1）打開WinDriver應用程序后，出現(xiàn)Driver Wizard，選擇創(chuàng)建新Driver，出現(xiàn)當前系統(tǒng)中所有的硬件卡的列表，如圖6所示。 [align=center] 圖6 當前系統(tǒng)中所有的硬件卡的列表[/align] 　　從列表中選擇需要建立驅(qū)動程序的硬件設備，對于PCI設備，點擊Generate.INF按鈕建立安裝信息文件1518.inf。然后對1518.inf中的部分內(nèi)容按照板卡所需信息進行修改。 　�。�2）用Driver Wizard生成操作硬件的應用程序級API函數(shù)。存放于DIO.h文件中。 　�。�3）啟動VC++6,建立一個DLL工程，將 Wizard產(chǎn)生的部分單元文件包含進工程中，在此基礎上加入完成特定任務的代碼，利用DIO.h中的API函數(shù)，完成DIO.c，并提供應用程序的調(diào)用接口。 　　（4）編寫接口單元文件DIO.def，將工程編譯成動態(tài)鏈接庫DIO.dll。應用程序就可以直接調(diào)用此動態(tài)鏈接庫。在主測試程序中調(diào)用DIO.dll動態(tài)鏈接庫，操縱數(shù)字隔離I/O模塊配合其它模塊運行。 6 運行結(jié)果及討論 　　至今為止，基于本方案的數(shù)字隔離I/O模塊已經(jīng)成功地應用于內(nèi)場測試系統(tǒng)中并實現(xiàn)量產(chǎn)。數(shù)字隔離I/O模塊是CompactPCI結(jié)構(gòu)的內(nèi)場綜合測試系統(tǒng)的重要模塊之一，能夠同時實現(xiàn)數(shù)字信號輸入和輸出兩大模塊的功能，簡化了外圍硬件的選擇，也提高了系統(tǒng)的通用性和可擴展性;同時對輸入輸出采取了光電隔離措施，使系統(tǒng)同外部設備之間實現(xiàn)了電絕緣，整個系統(tǒng)的抗干擾性能大大提高。該模塊的設計具有通用性，可以應用到其它 CompactPCI總線的系統(tǒng)中，隨著CompactPCI總線在軍事工業(yè)領(lǐng)域的應用不斷增多，有廣闊的發(fā)展應用前景。 　　本文作者創(chuàng)新點：數(shù)字隔離I/O模塊實現(xiàn)了數(shù)字信號輸入和輸出兩大模塊的功能，簡化了外圍硬件的選擇，提高了系統(tǒng)的通用性和可擴展性;同時對輸入輸出采取了光電隔離措施，使系統(tǒng)同外部設備之間實現(xiàn)了電絕緣，整個系統(tǒng)的抗干擾性能大大提高。 參考文獻 　　[1] Tom Shanley , Don Anderson ，Addison Wesley，2000 　　[2] PCIMG 2.0 D3.0 CompactPCI Specification September, 1999 　　[3] 宋萬杰、羅豐、吳順君，CPLD技術(shù)及其應用，西安電子科技大學出版社，1999 　　[4] HP，隔離電路設計指南，2000 　　[5] 周多等,PCI協(xié)議接口設計與驗證, 微計算機信息,2005.5. P194-195