時間:2008-08-26 10:37:00來源:ronggang
圖3:AD9220原理圖[/align]
[align=center]
圖4:AD9220定時關(guān)系[/align]
3 PCI總線控制器
基于微機的數(shù)據(jù)采集、處理系統(tǒng)中,計算機接口卡是其中的關(guān)鍵硬件設(shè)備。然而由于PCI總線協(xié)議的復雜性,PCI接口卡的設(shè)計是一項難度非常大的工作。但如果采用專用的PCI接口芯片,則設(shè)計就可以避開復雜的PCI總線協(xié)議,大大縮短系統(tǒng)開發(fā)周期。
PCI總線是一個AD、C/BE#復用的總線。它采用主從信號雙向握手的方式來控制數(shù)據(jù)的傳輸,其接口電路的設(shè)計與傳統(tǒng)總線接口電路的設(shè)計沒有多大區(qū)別。一般來說,一個PCI接口電路應(yīng)當完成以下功能:a.地址譯碼及命令譯碼。B.地址產(chǎn)生電路。C.控制信號的產(chǎn)生。AMCC公司的S5933總線控制器是一種功能強大、使用靈活的總線控制芯片。它符合PCI局部總線規(guī)范2.1版,可作為PCI總線從設(shè)備(SLAVE),實現(xiàn)基本的傳送要求;也可作為PCI總線的主設(shè)備(MASTER),訪問其他PCI總線設(shè)備。S5933其峰值數(shù)據(jù)傳送速率可達132MB/s。S5933提供了三種物理總線接口:PCI總線接口、ADD-ON總線接口及外部配置存儲器接口。數(shù)據(jù)傳送可以在PCI與ADD-ON總線之間進行,也可以在PCI總線與外部配置寄存器之間進行。PCI與ADD-ON總線之間的數(shù)據(jù)傳輸可以通過三種通道來實現(xiàn):郵箱寄存器通道(MAILBOX)、FIFO通道和PASS-THRU通道。
S5933提供兩個單獨的 FIFO數(shù)據(jù)通道,分別實現(xiàn)從PCI到ADD-ON和ADD-ON到PCI的數(shù)據(jù)傳輸。這兩個FIFO均支持PCI總線主設(shè)備操作,支持數(shù)據(jù)突發(fā)傳送。在本系統(tǒng)中,我們利用了S5933的ADD_ON TO PCI FIFO通道,通過ADD-ON總線啟動S5933的總線控制功能。并可以通過外加級聯(lián)FIFO緩存來增加S5933內(nèi)部FIFO的深度。
外部FIFO選用的是IDT公司的IDT732653。ADD-ON接口設(shè)置為同步傳輸,時鐘為33MHz。系統(tǒng)中,先進先出緩存采用了IDT公司的單片、高速、低功耗CMOS雙向FIFO IDT723653。該FIFO的雙口時鐘可以同步,也可以異步。傳輸控制選用ALTERA公司的EPM7128來實現(xiàn)對數(shù)據(jù)傳輸邏輯控制。
S5933初始化是由配置存儲器在系統(tǒng)配置周期自動加載,在本系統(tǒng)中我們利用并行29C512存儲器作為S5933的配置存儲器。
4 控制塊與CPLD設(shè)計
系統(tǒng)時序仿真如圖5:
[align=center]
圖5:系統(tǒng)仿真時序圖[/align]
其中,WRFULL為S5933內(nèi)部FIFO滿信號,高電平有效。BPCLK為S5933緩沖時鐘輸出。AF為FIFO可編程ALMOST FULL信號,低電平有效。AE為FIFO可編程ALMOST EMPTY信號,低電平有效。
在本設(shè)計中,S5933內(nèi)部FIFO寫采用的是同步工作方式,故WRFIFO為S5933內(nèi)部FIFO寫使能。LE1為鎖存器1時鐘,LE2為鎖存器2時鐘,OE為LE1、LE2鎖存輸出使能,低電平有效。CLKA,CLKB,ADCLK分別為FIFO PORTA,PORTB時鐘和采集轉(zhuǎn)換時鐘輸出。FIFOENA、FIFOENB分別為FIFO端口A和B寫入和輸出數(shù)據(jù)使能。在本設(shè)計中,外部FIFO兩個端口基于不同時鐘進行工作。具體數(shù)據(jù)傳輸實現(xiàn)如下:A端口時鐘與A/D轉(zhuǎn)換時鐘同步。每兩次轉(zhuǎn)換數(shù)據(jù)通過鎖存器LE1,LE2鎖存以后通過使能OE,F(xiàn)IFOENA一起送到FIFO。B端口時鐘采用BPCLK。當AF有效,WRFULL無效時,使能FIFOENB,WRFIFO信號。外部FIFO向S5933寫數(shù)據(jù),直到WRFULL有效或AE有效。
在本系統(tǒng)中,整個數(shù)據(jù)傳輸通過DMA方式將數(shù)據(jù)傳送到系統(tǒng)內(nèi)存,不需CPU干預,完全由硬件實現(xiàn),提高了數(shù)據(jù)傳送的效率。為充分利用總線帶寬,提高PCI數(shù)據(jù)傳輸速率,采用了兩個16位數(shù)據(jù)鎖存器,將AD變換以后的數(shù)據(jù)合成32位數(shù)據(jù)。數(shù)據(jù)經(jīng)FIFO緩存后由PCI接口芯片AMCC S5933送入內(nèi)存。
5 結(jié)束語
本系統(tǒng)適用于雷達信號的采集處理系統(tǒng),利用PCI總線的高速特性,實現(xiàn)了數(shù)據(jù)實時采集、傳輸和存儲,有效的解決了高速數(shù)據(jù)采集系統(tǒng)中的數(shù)據(jù)傳輸和存儲等問題,其各項性能指標滿足雷達信號處理需求。
參考文獻:
[1] 沈蘭蓀.高速數(shù)據(jù)采集系統(tǒng)的原理與應(yīng)用.北京:電子郵電出版社 ,1995
[2] [美] Tom Shanley ,Don Anderson,劉暉等譯.PCI系統(tǒng)結(jié)構(gòu) .北京:電子工業(yè)出版社,2000.7
[3] AMCC公司S5933 Data Book
[4] ALTERA公司產(chǎn)品手冊
[5] AD公司AD9220 Data Book
標簽:
傳動網(wǎng)版權(quán)與免責聲明:凡本網(wǎng)注明[來源:傳動網(wǎng)]的所有文字、圖片、音視和視頻文件,版權(quán)均為傳動網(wǎng)(connectcrack.com)獨家所有。如需轉(zhuǎn)載請與0755-82949061聯(lián)系。任何媒體、網(wǎng)站或個人轉(zhuǎn)載使用時須注明來源“傳動網(wǎng)”,違反者本網(wǎng)將追究其法律責任。
本網(wǎng)轉(zhuǎn)載并注明其他來源的稿件,均來自互聯(lián)網(wǎng)或業(yè)內(nèi)投稿人士,版權(quán)屬于原版權(quán)人。轉(zhuǎn)載請保留稿件來源及作者,禁止擅自篡改,違者自負版權(quán)法律責任。
產(chǎn)品新聞
更多>2025-09-23
2025-09-23
2025-09-08
華為昇騰Atlas800iA2 910B服務(wù)器Deepsee...
2025-09-04
TaiShan(泰山)200 2280系列服務(wù)器 鯤...
2025-09-03
2025-08-06